d8aa902ff0
子模块 alloc 时引用父槽的 LOAD_VAR.a/STORE_VAR.rd 被当作自身 vreg 染色移走, 父侧 collect_escaped 只保护父不移动槽,子侧无对称保护。以 param_layout.base (inherited_reg_start 分界)识别父槽引用并预着色恒等,spill 自由色排除。 新增 nested_parent_slot_regress 回归测试(field/method + 高压力变量), workspace 全绿 + clippy 干净。