feat(compiler): 管线接入 liveness/精确DCE/RegAlloc + --no-regalloc flag（D-17/D-18）

2026-08-06 17:56:55 +08:00
parent a2afae670d
commit a763e7ab75
6 changed files with 53 additions and 17 deletions
@@ -32,7 +32,9 @@ pub(super) fn run(f: &mut IRFunction, map: &AllocMap) {
                }
            }
            None => {
-                debug_assert!(false, "builtin vreg {v} 不在 AllocMap");
+                // 未使用的 builtin（引用被 DCE 删除，vreg 不在 AllocMap）。
+                // builtin 槽是预注册低号，保持原值无害（VM 入口写入，无读取者）。
+                // 保持原项（*vreg 不变）。
            }
        }
    }