4 Commits

Author	SHA1	Message	Date
pjh123	d65fa03de6	fix: nested 子模块引用父槽无预着色保护致读错物理槽 ... 子模块 alloc 时引用父槽的 LOAD_VAR.a/STORE_VAR.rd 被当作自身 vreg 染色移走， 父侧 collect_escaped 只保护父不移动槽，子侧无对称保护。以 param_layout.base （inherited_reg_start 分界）识别父槽引用并预着色恒等，spill 自由色排除。 新增 nested_parent_slot_regress 回归测试（field/method + 高压力变量）， workspace 全绿 + clippy 干净。	2026-08-06 20:34:55 +08:00
pjh123	c47a0a73d1	test: vreg 超 253 高复用复现样例 + n_registers 汇总断言	2026-08-06 19:33:16 +08:00
pjh123	08f061dfd3	feat: 指令改写 + 元数据回写 + alloc 入口，RegAlloc on/off 运行时等价（D-16/D-20）	2026-08-06 17:44:31 +08:00
pjh123	0b0d36fa85	feat: 新增 oxide_regalloc crate，干涉图 + graph coloring + spill 拆分（D-09/D-10/D-11）	2026-08-06 17:13:27 +08:00