Commit Graph

12 Commits

Author SHA1 Message Date
pjh123 3169e8f2f9 perf: run 签名改 &Arc<CompiledModule>,顶层模块跨 run 共享——collect_flat_modules 顶层改 Arc::clone 消除逐 run 常量池深拷贝,全调用点 Arc 包装迁移 2026-09-11 22:19:13 +00:00
pjh123 3f393b6acb fix: eval 脚本 var 声明落全局 configurable:true——is_eval_script 穿透 2026-09-09 19:17:57 +08:00
pjh123 f821f6838f fix: CI 修复——emit_program 测试调用点补 repl_persist 参数 + clippy 告警清零 + 删空 bench_tests 2026-09-09 15:14:39 +08:00
pjh123 2287f9f4ce fix: 寄存器分配支持高位寄存器槽 2026-08-11 12:37:56 +08:00
pjh123 f96c351cf8 fix: builtin 槽恒等预着色号 >253 时改分配自由色,修复大函数晚引用全局报 too many registers 2026-08-11 00:19:29 +08:00
pjh123 36fb61fc74 feat: 解构模式语义补齐(REST 枚举/getter/computed 排除、IteratorClose、RegAlloc def 干涉、for-in 捕获遮蔽) 2026-08-09 15:01:31 +08:00
pjh123 d759338fd5 fix: 全量单测修复(flatten 健壮性 + 测试链路补 flatten + 断言对齐规范) 2026-08-08 16:03:24 +08:00
pjh123 31e28a03a6 docs: 补充注释与格式化 2026-08-06 23:10:27 +08:00
pjh123 d65fa03de6 fix: nested 子模块引用父槽无预着色保护致读错物理槽
子模块 alloc 时引用父槽的 LOAD_VAR.a/STORE_VAR.rd 被当作自身 vreg 染色移走,
父侧 collect_escaped 只保护父不移动槽,子侧无对称保护。以 param_layout.base
(inherited_reg_start 分界)识别父槽引用并预着色恒等,spill 自由色排除。

新增 nested_parent_slot_regress 回归测试(field/method + 高压力变量),
workspace 全绿 + clippy 干净。
2026-08-06 20:34:55 +08:00
pjh123 c47a0a73d1 test: vreg 超 253 高复用复现样例 + n_registers 汇总断言 2026-08-06 19:33:16 +08:00
pjh123 08f061dfd3 feat: 指令改写 + 元数据回写 + alloc 入口,RegAlloc on/off 运行时等价(D-16/D-20) 2026-08-06 17:44:31 +08:00
pjh123 0b0d36fa85 feat: 新增 oxide_regalloc crate,干涉图 + graph coloring + spill 拆分(D-09/D-10/D-11) 2026-08-06 17:13:27 +08:00